Основные документы

Техническое справочное руководство Cortex-A8

Другие ключевые ресурсы

Руководство программиста Cortex-A Series для Armv7-A
Средства разработки для Cortex-A

Технические характеристики

Процессор Cortex-A8 — это высокопроизводительный процессор приложений с низким энергопотреблением, обеспечивающий все возможности виртуальной памяти

Cortex-A8 был впервые представлен в 2005 году и стал первым процессором, поддерживающим архитектуру Armv7-A. С момента своего появления процессор Cortex-A8 был вытеснен процессорами Cortex-A15 и Cortex-A17, но он представляет собой поворотный момент в гонке за эффективными высокопроизводительными 32-разрядными вычислениями и по-прежнему широко используется в множество встроенных приложений.

Сравните характеристики процессоров Cortex-A Armv7-A и Armv8-A:

Скачать сравнительную таблицу

Характеристики

Процессор Cortex-A8 первым использовал архитектуру Armv7-A.

Процессор имеет ряд особенностей, которые делают его идеальным для использования в высокопроизводительных конечных продуктах. Симметричный суперскалярный конвейер обеспечивает полную поддержку двух выпусков и высокочастотные конфигурации. Имеется усовершенствованный блок прогнозирования ветвлений с точностью более 95%, а встроенный кэш L2 обеспечивает оптимальную производительность в требовательных системах. Cortex-A8 поддерживает технологию Neon, что позволяет использовать преимущества ускоренной обработки мультимедиа и DSP.

Процессор Arm Cortex-A8 имеет возможность увеличения скорости от 600 МГц до более чем 1 ГГц, что соответствует требованиям к мобильным устройствам с оптимизированным энергопотреблением, которым требуется менее 300 мВт, и потребительским приложениям с оптимизированной производительностью.

Была ли эта страница полезной?

Спасибо! Мы ценим Ваш отзыв.

Архитектура и реализация микропроцессора ARM Cortex-A8

Введение
Микропроцессор ARM® Cortex™-A8 — это первый прикладной микропроцессор в новом семействе Cortex от ARM. Обладая высокой производительностью и энергоэффективностью, он предназначен для широкого спектра мобильных и потребительских приложений, включая мобильные телефоны, телевизионные приставки, игровые консоли и автомобильные навигационные/развлекательные системы.

Это первый процессор ARM, включающий все новые технологии, доступные в архитектуре ARMv7. Впервые представленные новые технологии включают NEON™ для обработки мультимедиа и сигналов и Jazelle® RCT для ускорения компиляторов реального времени. Другие недавно представленные технологии, которые теперь являются стандартными для архитектуры ARMv7, включают технологию TrustZone® для обеспечения безопасности, технологию Thumb®-2 для плотности кода и архитектуру с плавающей запятой VFPv3.

Обзор архитектуры Cortex

Объединяющей технологией процессоров Cortex является технология Thumb-2. Набор инструкций Thumb-2 объединяет 16- и 32-битные инструкции для повышения плотности кода и производительности. Исходный набор инструкций ARM состоит из 32-битных инструкций фиксированной длины, в то время как набор инструкций Thumb использует 16-битные инструкции. Поскольку не все операции отображались в исходном наборе инструкций Thumb, иногда требовалось несколько инструкций для имитации задачи одной 32-битной инструкции.

Технология Thumb-2 добавляет к Thumb около 130 дополнительных инструкций. Добавленная функциональность устраняет необходимость переключения между режимами ARM и Thumb для обслуживания прерываний и дает доступ к полному набору регистров процессора. Полученный код поддерживает традиционную плотность кода инструкций Thumb, работая с уровнями производительности 32-битного кода ARM. Целые приложения теперь могут быть написаны с использованием технологии Thumb-2, что исключает первоначальную архитектуру, необходимую для переключения режимов.

Целое приложение может быть написано с использованием компактных инструкций Thumb-2, тогда как в исходном режиме Thumb процессор должен был переключаться между режимами ARM и Thumb.

Впервые в процессоре ARM появилась технология обработки мультимедиа и сигналов NEON, ориентированная на аудио, видео и трехмерную графику. Это 64/128-битная гибридная SIMD-архитектура. Технология NEON имеет собственный регистровый файл и конвейер выполнения, которые отделены от основного целочисленного конвейера ARM. Он может обрабатывать как целые числа, так и значения с плавающей запятой одинарной точности, а также включает поддержку невыровненного доступа к данным и простую загрузку чередующихся данных, хранящихся в форме структуры. Используя технологию NEON для выполнения типичных мультимедийных функций, процессор Cortex-A8 может декодировать видео MPEG-4 VGA (включая dering, deblock фильтры и yuv2rgb) со скоростью 30 кадров/с на частоте 275 МГц и видео H.264 на частоте 350 МГц.

Также новой является технология Jazelle RCT, расширение архитектуры, которое сокращает объем памяти приложений байт-кода JIT до трети их исходного размера. Меньший размер кода приводит к повышению производительности и снижению энергопотребления.

Технология TrustZone включена в Cortex-A8 для обеспечения конфиденциальности данных и защиты DRM в потребительских товарах, таких как мобильные телефоны, персональные цифровые помощники и телевизионные приставки, работающие под управлением открытых операционных систем. Технология TrustZone, реализованная в ядре процессора, защищает периферийные устройства и память от атак безопасности. Защищенный монитор в ядре служит привратником, переключающим систему между безопасным и незащищенным состояниями. В безопасном состоянии процессор запускает «доверенный» код из безопасного блока кода для обработки чувствительных к безопасности задач, таких как аутентификация и манипулирование подписью.

Помимо повышения производительности обработки сигналов процессором, технология NEON позволяет использовать программные решения для приложений обработки данных. В результате получается гибкая платформа, которая может работать с новыми алгоритмами и новыми приложениями по мере их появления путем простой загрузки нового программного обеспечения или драйвера.

Технология VFPv3 является усовершенствованием технологии VFPv2. Новые функции включают удвоение количества регистров двойной точности до 32 и введение инструкций, которые выполняют преобразования между числами с фиксированной и плавающей запятой.

Изучение возможностей микроархитектуры Cortex-A8

Процессор Cortex-A8 — это самый совершенный процессор с низким энергопотреблением, когда-либо произведенный ARM. Для достижения высокого уровня производительности были добавлены новые функции микроархитектуры, которые традиционно не встречаются в архитектуре ARM, в том числе двойной целочисленный конвейер ARM с порядковым выпуском, интегрированный кэш L2 и глубокий 13-этапный конвейер.

Суперскалярный конвейер

Возможно, наиболее важной из этих новых функций является упорядоченный, статически запланированный целочисленный конвейер ARM с двойным выпуском. Предыдущие процессоры ARM имели только один целочисленный конвейер выполнения. Возможность одновременного выполнения двух инструкций по обработке данных значительно увеличивает максимально возможное количество инструкций, выполняемых за такт. Было решено оставить выпуск в порядке, чтобы свести к минимуму дополнительную мощность. Выпуск не по порядку и вывод из эксплуатации могут потребовать значительных объемов логики, потребляющей дополнительную мощность. Выбор по порядку также позволяет выдавать инструкции по принципу «выстрелил и забыл», тем самым удаляя критические пути из проекта и уменьшая потребность в индивидуальном дизайне в конвейере. Статическое планирование позволяет использовать обширную синхронизацию для снижения энергопотребления во время выполнения.

Двойные конвейеры ALU (арифметико-логического устройства) (ALU 0 и ALU 1) симметричны, и оба могут обрабатывать большинство арифметических инструкций. Канал ALU 0 всегда несет более старую из пары выпущенных инструкций. Процессор Cortex-A8 также имеет конвейеры умножения и загрузки-сохранения, но они не несут дополнительных инструкций для двух конвейеров ALU. Их можно рассматривать как «зависимые» конвейеры. Их использование требует одновременного использования одного из конвейеров АЛУ. Конвейер умножителя может быть связан только с инструкциями, которые находятся в конвейере ALU 0, тогда как конвейер загрузки-сохранения может быть связан с инструкциями в любом из ALU.

Branch Prediction

13-этапный конвейер был выбран для обеспечения значительно более высоких рабочих частот, чем драгоценные поколения микроархитектур ARM. Обратите внимание, что этап F0 не учитывается, потому что это только генерация адреса. Чтобы свести к минимуму штрафы за ветвления, обычно связанные с более глубоким конвейером, процессор Cortex-A8 реализует двухуровневый предсказатель ветвлений глобальной истории. Он состоит из двух разных структур: целевого буфера перехода (BTB) и буфера глобальной истории (GHB), доступ к которым осуществляется параллельно с выборкой инструкций.

BTB указывает, будет ли текущий адрес выборки возвращать инструкцию ветвления и целевой адрес ветвления. Он содержит 512 записей. При попадании в BTB прогнозируется ветвь и осуществляется доступ к GHB. GHB состоит из 4096 2-битных счетчиков насыщения, которые кодируют информацию о силе и направлении ветвей. GHB индексируется 10-битной историей направления последних десяти ответвлений и 4 битами ПК.

В дополнение к динамическому предсказателю ветвлений стек возврата используется для предсказания адресов возврата подпрограммы. Стек возврата имеет восемь 32-битных записей, в которых хранится значение регистра связи в r14 (регистр 14) и состояние ARM или Thumb вызывающей функции. Когда предсказывается выполнение инструкции возвращаемого типа, стек возврата предоставляет последний отправленный адрес и состояние.

Кэш-память уровня 1

Процессор Cortex-A8 имеет штраф за использование нагрузки за один цикл для быстрого доступа к кэш-памяти уровня 1. Кэш данных и инструкций можно настроить на 16 КБ или 32 КБ. Каждый из них имеет 4-канальную ассоциативность и использует схему прогнозирования пути хеш-буфера виртуального адреса (HVAB) для улучшения синхронизации и снижения энергопотребления. Кэши имеют физическую адресацию (виртуальный индекс, физический тег) и имеют аппаратную поддержку, позволяющую избежать псевдонимов записей. Контроль четности поддерживается одним битом четности на байт.

Политика замены кэша данных — обратная запись без выделения памяти для записи. Также включен буфер хранения для слияния данных перед записью в основную память.

HVAB — это новый подход к снижению мощности, необходимой для доступа к кэшам. Он использует схему прогнозирования, чтобы определить, какой способ ОЗУ включить перед доступом.

Кэш-память 2-го уровня

Процессор Cortex-A8 включает встроенную кэш-память 2-го уровня. Это дает кешу уровня 2 выделенный интерфейс с малой задержкой и высокой пропускной способностью для кеша уровня 1. Это минимизирует задержку заполнения строк кэша уровня 1 и не конфликтует с трафиком на основной системной шине. Его можно настроить в размерах от 64k ​​до 2M.

Кэш-память 2-го уровня имеет физическую адресацию и 8-канальную ассоциативность. Это унифицированный кэш данных и инструкций, который поддерживает дополнительные ECC и Parity. Политики обратной записи, сквозной записи и записи-распределения соблюдаются в соответствии с настройками таблицы страниц. Используется псевдослучайная политика распределения. Содержимое кэша данных уровня 1 является эксклюзивным для кэша уровня 2, тогда как содержимое кэша инструкций уровня 1 является подмножеством кэша уровня 2. Доступ к ОЗУ тегов и данных кэш-памяти уровня 2 осуществляется последовательно для экономии энергии.

Медиа-движок NEON

Конвейер медиа-процессора NEON процессора Cortex-A8 начинается в конце основного целочисленного конвейера. В результате все исключения и неправильные предсказания переходов разрешаются до того, как до них дойдут инструкции. Что еще более важно, существует нулевой штраф за использование загрузки для данных в кэше уровня 1. Целочисленный блок ARM генерирует адреса для загрузки и сохранения NEON по мере их прохождения по конвейеру, что позволяет извлекать данные из кэша уровня 1 до того, как они потребуются операцией обработки данных NEON. Глубокая буферизация инструкций и данных загрузки между движком NEON, целочисленным блоком ARM и системой памяти позволяет скрыть задержку доступа уровня 2 для потоковых данных. Буфер хранилища не позволяет хранилищам NEON блокировать конвейер и обнаруживает конфликты адресов с доступом к целочисленным единицам ARM и загрузками NEON.

Блок NEON отделен от основного целочисленного конвейера ARM очередью инструкций NEON (NIQ). Блок выполнения инструкций ARM может выдавать до двух действительных инструкций блоку NEON за каждый такт. NEON имеет 128-битные пути загрузки и хранения к кешу уровня 1 и уровня 2 и поддерживает потоковую передачу из обоих.

Медиа-движок NEON имеет собственный 10-этапный конвейер, который начинается в конце целочисленного конвейера ARM. Поскольку все неправильные предсказания и исключения были разрешены в целочисленной единице ARM, после того, как инструкция была выдана медиа-движку NEON, она должна быть завершена, поскольку она не может генерировать исключения. NEON имеет три целочисленных конвейера SIMD, конвейер загрузки-хранения/перестановки, два конвейера SIMD одинарной точности с плавающей запятой и неконвейерный блок векторных вычислений с плавающей запятой (VFPLite).

Инструкции NEON выдаются и удаляются по порядку. Инструкция обработки данных представляет собой целочисленную инструкцию NEON или инструкцию NEON с плавающей запятой. Блок Cortex-A8 NEON не выполняет параллельную выдачу двух инструкций по обработке данных, чтобы избежать накладных расходов на область из-за дублирования функциональных блоков обработки данных, а также избежать критических по времени путей и сложностей, связанных с мультиплексированием портов регистров чтения и записи.

Путь целочисленных данных NEON состоит из трех конвейеров: целочисленного конвейера умножения/накопления (MAC), целочисленного конвейера сдвига и целочисленного конвейера ALU. Конвейер загрузки-хранения/перестановки отвечает за всю загрузку/сохранение NEON, передачу данных в/из целочисленного блока и операции перестановки данных, такие как чередование и обратное чередование. Путь данных NEON с плавающей запятой (NFP) имеет два основных конвейера: конвейер умножения и конвейер добавления. Отдельный модуль VFPLite представляет собой неконвейерную реализацию ARM 9.0003

VFPv3 Floating Point Спецификация предназначена для средней производительности, совместимой с поддержкой IEEE 754 с плавающей запятой. VFPLite используется для обеспечения обратной совместимости с существующим кодом с плавающей запятой ARM и для обеспечения арифметики с одинарной и двойной точностью, совместимой со стандартом IEEE 754. «Lite» относится к площади и производительности, а не к функциональности.

Реализация

Из-за высоких показателей производительности, мощности и площади (PPA) процессора Cortex-A8 были разработаны новые потоки реализации для достижения поставленных целей, не прибегая к полностью настраиваемой реализации. Результирующие потоки позволяют точно настроить дизайн для желаемого приложения. Результатом является, по сути, поток на основе ячеек, но в его основе лежат полунастраиваемые методы, которые использовались там, где это было необходимо для обеспечения производительности.

Процессор Cortex-A8 использует комбинацию синтезированных, структурированных и пользовательских схем. Проект был разделен на семь функциональных блоков, а затем подразделен на блоки, для каждого из которых был выбран соответствующий метод реализации. Поскольку весь дизайн является синтезируемым, блоки, которые могут легко достичь своих целей PPA, могут придерживаться стандартного потока синтеза.

Структурированный поток используется для блоков, которые содержат логику, которая может использовать преимущества управляемого подхода к размещению и маршрутизации для достижения целей по времени или площади. Этот подход представляет собой полунастраиваемый поток, который вручную отображает блок в список соединений уровня шлюза и указывает относительное размещение для всех ячеек в блоке. Относительное размещение определяет не точное расположение ячеек, а то, как каждая ячейка размещается по отношению к другим ячейкам в блоке.

Структурированный подход обычно используется для блоков данных, имеющих регулярную структуру. Логическая реализация и технологическое отображение блока выполняются вручную, чтобы поддерживать обычную структуру шины блока, ориентированную на данные, вместо создания случайной структуры вентиля посредством синтеза. Логические элементы блока размещаются в соответствии с потоком данных через блок. Этот подход предлагает больший контроль над проектом, чем подход автоматизированного синтеза, и приводит к более предсказуемому времени закрытия. Также можно получить лучшую производительность и площадь на сложных, высокопроизводительных конструкциях, чем традиционные методы. Полученные списки соединений можно интерпретировать с помощью традиционных методов мозаичного построения с использованием ARM Artisan® Advantage-CE™ или совместимой библиотеки.

Библиотека Artisan Advantage-CE содержит более тысячи ячеек. Помимо стандартных ячеек, в которых используются типичные библиотеки синтеза, многие тактические ячейки включены в большей степени в соответствии с пользовательскими методами реализации. Они используются автоматически в структурированном потоке. Библиотека специально разработана для удовлетворения требований высокой плотности маршрутизации высокопроизводительных процессоров с упором как на высокую скорость работы, так и на низкую статическую и динамическую мощность. Уменьшение утечек достигается за счет ячеек MT-CMOS со стробированием питания и удерживающих триггеров для поддержки режимов сна и ожидания. ARM работала с поставщиками инструментов, чтобы обеспечить поддержку этого важного нового потока.

Наконец, несколько наиболее критичных по времени и площади блоков дизайна зарезервированы для полностью настраиваемых методов. Сюда входят массивы памяти, регистровые файлы и табло. Эти блоки содержат смесь статической и динамической логики. Самосинхронные цепи не используются.

Заключение

Процессор Cortex-A8 — самый быстрый и энергоэффективный микропроцессор, когда-либо разработанный ARM. Благодаря способности декодировать видео VGA H.264 на частоте менее 350 МГц он обеспечивает мощность обработки мультимедиа, необходимую для беспроводных и потребительских продуктов следующего поколения, при этом потребляя менее 300 мВт в 65-нм технологиях. Его новая технология NEON обеспечивает платформу для гибких программных решений для обработки мультимедиа. Инструкции Thumb-2 обеспечивают плотность кода при сохранении производительности стандартного кода ARM; Технология Jazelle RCT делает то же самое для компиляторов реального времени. Технология TrustZone обеспечивает безопасность конфиденциальных данных и DRM.

Многие важные новые функции микроархитектуры впервые появляются в процессоре Cortex-A8. К ним относятся двойная проблема, упорядоченный суперскалярный конвейер, интегрированный кэш-память уровня 2 и значительно более глубокий конвейер, чем у ценных процессоров ARM. Для достижения своих высоких целей производительности при сохранении традиционного бюджета ARM на малую мощность были разработаны новые потоки, которые приближаются к эффективности пользовательских методов, сохраняя при этом гибкость автоматизированного потока. Процессор Cortex-A8 — это квантовый скачок в гибкой высокопроизводительной обработке с низким энергопотреблением.

Сноска:
Новое соглашение ARM по именованию процессоров

С анонсом процессора Cortex™-M3 ARM ввела новую схему именования для своих процессоров. Раньше процессоры назывались по базовому процессорному ядру, например ARM7™, ARM9™ и ARM11™, а цифры добавлялись для обозначения характеристик этого варианта процессора. Таким образом, ARM926EJ-S™ был основан на микроархитектуре ARM9, а цифры были добавлены для обозначения системы памяти, поддержки Java и арифметических расширений.

Новая схема именования ARM основана на поколении архитектуры процессора, а не на последовательности поступления самого процессора. (В ARM под архитектурой понимается набор инструкций/функций, общий для группы процессоров.) Ядра, относящиеся к последнему поколению архитектуры ARM, ARMv7, будут называться процессорами Cortex. Следующее поколение процессоров получит еще одно новое имя. Это было сделано для более четкого понимания относительной производительности и целевого применения нового процессора из его названия.