Mcs 51: АЛУ, схемы, команды, структура, память, регистры

Архитектура микроконтроллеров MCS-51

Архитектура семейства MCS-51 в значительной мере предопределяется ее назначением — построение компактных и дешёвых цифровых устройств. Все функции микроЭВМ реализуются с помощью единственной микросхемы. В состав семейства MCS-51 входит целый ряд микросхем от самых простых микроконтроллеров до достаточно сложных. Микроконтроллеры семейства MCS-51 позволяют выполнять как задачи управления различными устройствами, так и реализовывать отдельные узлы аналоговой схемы. Все микросхемы этого семейства работают с одной и той же системой команд, большинство из них выполняется в одинаковых корпусах с совпадающей цоколевкой (нумерация ножек для корпуса). Это позволяет использовать для разработанного устройства микросхемы разных фирм — производителей (таких как Intel, Dallas, Atmel, Philips и т.д.) без переделки принципиальной схемы устройства и программы.

Рис 1. Структурная схема контроллера К1830ВЕ751

Структурная схема контроллера представлена на рис.1. и состоит из следующих основных функциональных узлов: блока управления, арифметико-логического устройства, блока таймеров/счетчиков, блока последовательного интерфейса и прерываний, программного счетчика, памяти данных и памяти программ. Двусторонний обмен осуществляется с помощью внутренней 8-разрядной магистрали данных. Рассмотрим подробнее назначение каждого блока.

Блок управления и синхронизации

Блок управления и синхронизации (Timing and Control) предназначен для выработки синхронизирующих и управляющих сигналов, обеспечивающих координацию совместной работы блоков ОЭВМ во всех допустимых режимах ее работы. В состав блока управления входят:

• устройство формирования временных интервалов,
• логика ввода-вывода,
• регистр команд,
• регистр управления потреблением электроэнергии,
• дешифратор команд, логика управления ЭВМ.

Устройство формирования временных интервалов предназначено для формирования и выдачи внутренних синхросигналов фаз, тактов и циклов. Количество машинных циклов определяет продолжительность выполнения команд. Практически все команды ОЭВМ выполняются за один или два машинных цикла, кроме команд умножения и деления, продолжительность выполнения которых составляет четыре машинных цикла. Обозначим частоту задающего генератора через F_г. Тогда длительность машинного цикла равна 12/F_г

Регистр команд предназначен для записи и хранения 8-ми разрядного кода операции выполняемой команды. Код операции, с помощью дешифратора команд и логики управления ЭВМ, преобразуется в микропрограмму выполнения команды.

Регистр управления потреблением (PCON) позволяет останавливать работу микроконтроллера для уменьшения потребления электроэнергии и уменьшения уровня помех от микроконтроллера. Еще большего уменьшения потребления электроэнергии и уменьшения помех можно добиться, остановив задающий генератор микроконтроллера. Этого можно достичь при помощи переключения бит регистра управления потреблением PCON. Для варианта изготовления по технологии n-МОП (серия 1816 или иностранных микросхем, в названии которых в середине отсутствует буква ‘c’) регистр управления потреблением PCON содержит только один бит, управляющий скоростью передачи последовательного порта SMOD, а биты управления потреблением электроэнергией отсутствуют.

Арифметико-логическое устройство (ALU) представляет собой параллельное восьмиразрядное устройство, обеспечивающее выполнение арифметических и логических операций. АЛУ состоит из:

• регистров аккумулятора, регистров временного хранения TMP1 и TMP2,
• ПЗУ констант,
• сумматора,
• дополнительного регистра (регистра В),
• аккумулятора (ACC),
• регистра состояния программ (PSW).

Регистр аккумулятор и регистры временного хранения — восьмиразрядные регистры, предназначенные для приема и хранения операндов на время выполнения операций над ними. Эти регистры программно не доступны.

ПЗУ констант обеспечивает выработку корректирующего кода при двоично-десятичном представлении данных, кода маски при битовых операциях и кода констант.

Параллельный восьмиразрядный сумматор представляет собой схему комбинационного типа с последовательным переносом, предназначенную для выполнения арифметических операций сложения, вычитания и логических операций сложения, умножения, неравнозначности и тождественности.

Регистр B — восьмиразрядный регистр, используемый во время операций умножения и деления. Для других инструкций он может рассматриваться как дополнительный сверхоперативный регистр.

Аккумулятор — восьмиразрядный регистр, предназначенный для приема и хранения результата, полученного при выполнении арифметико-логических операций или операций сдвига

Блок последовательного интерфейса и прерываний (ПИП) предназначен для организации ввода — вывода последовательных потоков информации и организации системы прерывания программ. В состав блока входят:

1. буфер ПИП,
2. логика управления,
3. регистр управления,
4. буфер передатчика,
5. буфер приемника,
6. приемопередатчик последовательного порта,
7. регистр приоритетов прерываний,
8. регистр разрешения прерываний,
9. логика обработки флагов прерываний и схема выработки вектора.

Счетчик команд (Program Counter) предназначен для формирования текущего 16-разрядного адреса внутренней памяти программ и 8/16-разрядного адреса внешней памяти программ. В состав счетчика команд входят 16-разрядные буфер РС, регистр РС и схема инкремента (увеличения содержимого на 1).

Память данных (RAM) предназначена для временного хранения информации, используемой в процессе выполнения программы.

Порты P0, P1, P2, P3 являются квазидвунаправленными портами ввода — вывода и предназначены для обеспечения обмена информацией ОЭВМ с внешними устройствами, образуя 32 линии ввода- вывода.

Регистр состояния программы (PSW)

Память программ (EPROM) предназначена для хранения программ и представляет собой постоянное запоминающее устройство (ПЗУ). В разных микросхемах применяются масочные, стираемые ультрафиолетовым излучением или FLASH ПЗУ.

Регистр указателя данных (DPTR) предназначен для хранения 16 — разрядного адреса внешней памяти данных.

Указатель стека (SP) представляет собой восьмиразрядный регистр, предназначенный для организации особой области памяти данных (стека), в которой можно временно сохранить любую ячейку памяти.

[Назад] [Содержание] [Вперёд]

Система команд MCS-51 (Лекция) | МК

ПЛАН ЛЕКЦИИ

1. Введение

2. Арифметические и логические инструкции

3. Команды передачи данных

4. Булевы операции

5. Инструкции переходов

1. Введение

Система команд MCS-51 поддерживает единый набор инструкций, который предназначен для выполнения 8-битовых алгоритмов управления исполнительными устройствами. Существует возможность использования быстрых методов адресации к внутреннему ОЗУ, осуществления битовых операций над небольшими структурами данных. Имеется развернутая система адресации однобитовых переменных как самостоятельного типа данных, позволяющая использовать отдельные биты в логических и управляющих командах булевой алгебры.

Режимы адресации: набор команд MCS-51 поддерживает следующие режимы адресации. Прямая адресация: операнд определяется 8-битовым адресом в инструкции. Прямая адресация используется только для младшей половины внутренней памяти данных и регистров SFR. Косвенная адресация: инструкция адресует регистр, содержащий адрес операнда. Данный вид адресации используется для внешнего и внутреннего ОЗУ. Для указания 8-битовых адресов могут использоваться регистры

Регистровые инструкции: регистры R0–R7 текущего регистрового банка могут быть адресованы через конкретные инструкции, содержащие 3-битовое поле, указывающее номер регистра в самой инструкции. В этом случае соответствующее поле адреса в команде отсутствует. Операции с использованием специальных регистров: некоторые инструкции используют индивидуальные регистры (например, операции с аккумулятором, DPTR, и т. д.). В данном случае адрес операнда вообще не указывается в команде. Он предопределяется кодом операции.

Непосредственные константы: константа может находиться прямо в команде за кодом операции.

Индексная адресация: индексная адресация может использоваться только для доступа к программной памяти и только в режиме чтения. В этом режиме осуществляется просмотр таблиц в памяти программ. 16-битовый регистр (DPTR или программный счетчик) указывает базовый адрес требуемой таблицы, а аккумулятор указывает на точку входа в нее.

Набор команд имеет 42 мнемонических обозначения команд для конкретизации 33 функций этой системы. Синтаксис большинства команд ассемблерного языка состоит из мнемонического обозначения функции, вслед за которым идут операнды, указывающие методы адресации и типы данных. Различные типы данных или режимы адресации определяются установленными операндами, а не изменениями мнемонических обозначений.

Систему команд условно можно разбить на пять групп: арифметические команды; логические команды; команды передачи данных; команды битового процессора; команды ветвления и передачи управления. Обозначения и символы, используемые в системе команд, приведены далее.

Таблица. Обозначения и символы, используемые в системе команд

Мнемонические обозначения функций однозначно связаны с конкретными комбинациями способов адресации и типами данных. Всего в системе команд возможно 111 таких сочетаний.

2. Арифметические и логические инструкции

Как пример арифметической команды, операция сложения может быть выполнена одной из нижеследующих команд.

ADD A,7F₁₆ – прибавить к содержимому регистра А число 7F₁₆ и результат сохранить в регистре А;

ADD A,@R0 – прибавить к содержимому регистра А число, адрес которого (@ – commercial at) хранится в регистре R0 (косвенная адресация), и результат сохранить в регистре А;

ADD A,R7 – прибавить к содержимому регистра А содержимое регистра R7 и результат сохранить в регистре А;

ADD A,#127 – прибавить к содержимому регистра А число, адрес ячейки хранения которого 127 (# – символ номера), и результат сохранить в регист­-         ре А.

Все арифметические инструкции выполняются за один машинный цикл за исключением команды INC DPTR (смещение указателя данных DPTR на следующий байт), требующей два машинных цикла, а также операций умножения и деления, выполняемых за 4 машинных цикла. Любой байт во внутренней памяти данных может быть инкрементирован и декрементирован без использования аккумулятора.

Инструкция MUL AB производит умножение (multiplication – умножение) данных в аккумуляторе на данные, находящиеся в регистре B, помещая произведение в регистры A (младшая половина) и B (старшая половина).

Инструкция DIV AB делит (division – деление) содержимое аккумулятора на значение в регистре B, оставляя остаток в B, а частное – в аккумуляторе.

Инструкция DA A предназначена для двоично-десятичных арифметических операций (арифметические операции над числами, представленными в двоично-десятичном коде). Она не делает преобразования двоичного числа в двоично-десятичное, а лишь обеспечивает правильный результат при сложении двух двоично-десятичных чисел.

Пример логической команды: операция логического И может быть выполнена одной из следующих команд:

ANL A,7F₁₆ – логическое умножение содержимого регистра А на число 7F₁₆ и результат сохраняется в регистре А;

ANL A,@R1 – логическое умножение содержимого регистра А на число, адрес которого хранится в регистре R1 (косвенная адресация), и результат сохранить в регистре А;

ANL A,R6 – логическое умножение содержимого регистра А на содержимое регистра R6, и результат сохранить в регистре А;

ANL A,#53_{– логическое умножение содержимого регистра А на число, адрес ячейки хранения которого 5316, и результат сохранить в регистре А.}

Все логические операции над содержимым аккумулятора выполняются за один машинный цикл, остальные – за два. Логические операции могут производиться над любым из нижних 128 байтов внутренней памяти данных или над любым регистром SFR (регистров специальных функций) в режиме прямой адресации без использования аккумулятора.

Операции циклического сдвига RL A, RLC A и т. д. перемещают содержимое аккумулятора на один бит вправо или влево. В случае левого циклического сдвига младший бит перемещается в старшую позицию. В случае правого циклического сдвига происходит обратное.

Операция SWAP A осуществляет обмен младшей и старшей тетрад в аккумуляторе.

3. Команды передачи данных

Команда MOV dest,src позволяет пересылать данные между ячейками внутреннего ОЗУ или областью регистров специальных функций SFR без использования аккумулятора. При этом работа с верхней половиной внутреннего ОЗУ может осуществляться только в режиме косвенной адресации, а обращение к регистрам SFR – только в режиме прямой адресации.

Во всех микросхемах MCS-51 стек размещается непосредственно в резидентной памяти данных и увеличивается вверх. Инструкция PUSH вначале увеличивает значение в регистре указателя стека SP, а затем записывает в стек байт данных. Команды PUSH и POP используются только в режиме прямой адресации (записывая или восстанавливая байт), но стек является всегда доступным при косвенной адресации через регистр SP. Таким образом, стек может использовать и верхние 128 байт памяти данных. Эти же соображения исключают возможность использования стековых команд для адресации регистров SFR.

Инструкции передачи данных включают в себя 16-битовую операцию пересылки MOV DPTR,#data16, которая используется для инициализации регистра указателя данных DPTR при просмотре таблиц в программной памяти или для доступа к внешней памяти данных.

Операция XCH A,byte применяется для обмена данными между аккумулятором и адресуемым байтом. Команда XCHD A,@Ri аналогична предыдущей, но выполняется только для младших тетрад, участвующих в обмене операндов.

Для доступа к внешней памяти данных используется только косвенная адресация. В случае однобайтных адресов используются регистры R0 или R1 текущего регистрового банка, а для 16-разрядных – регистр указателя данных DPTR. При любом методе доступа к внешней памяти данных аккумулятор играет роль источника либо приемника информации.

Для доступа к таблицам, размещённым в программной памяти, используются команды:

MOVC A,@A+DPTR ;

MOVC A,@A+PC .

В качестве базового адреса таблицы используется содержимое соответственно регистра указателя данных DPTR или PC (программного счётчика), а смещение берется из A. Эти команды используются исключительно для чтения данных из программной памяти, но не для записи в нее.

4. Булевы операции

Микросхемы MCS-51 содержат в своем составе «булевый» процессор. Внутреннее ОЗУ имеет 128 прямо адресуемых бит. Пространство регистров специальных функций SFR может также поддерживать до 128 битовых полей. Битовые инструкции осуществляют условные переходы, пересылки, сброс, инверсии, операции «И» и «ИЛИ». Все указанные биты доступны в режиме прямой адресации.

Бит переноса CF в регистре специальных функций «слово состояния программы PSW» используется как однобитный аккумулятор булевого процессора.

5. Инструкции переходов

Адреса операций переходов обозначаются на языке ассемблера меткой либо реальным значением в пространстве памяти программ. Адреса условных переходов ассемблируются в относительное смещение – знаковый байт, прибавляемый к программному счетчику PC в случае выполнения условия перехода. Границы таких переходов лежат в пределах между минус 128 и 127 относительно первого байта, следующего за инструкцией. В регистре специальных функций «слово состояния программы PSW» отсутствует флажок нуля, поэтому инструкции JZ и JNZ проверяют условие «равно нулю» как тестирование данных в аккумуляторе.

Существует три вида команды безусловного перехода: SJMP, LJMP и AJMP – различающиеся форматом адреса назначения. Инструкция SJMP кодирует адрес как относительное смещение, и занимает два байта. Дальность перехода ограничена диапазоном от минус 128 до 127 байт относительно инструкции, следующей за SJMP.

В инструкции LJMP используется адрес назначения в виде 16-битной константы. Длина команды составляет три байта. Адрес назначения может располагаться в любом месте памяти программ.

Команда AJMP использует 11-битную константу адреса. Команда состоит из двух байт. При выполнении этой инструкции младшие 11 бит адресного счетчика замещаются 11-битным адресом из команды. Пять старших бит программного счетчика PC остаются неизменными. Таким образом, переход может производиться внутри 2К-байтного блока, в котором располагается инструкция, следующая за командой AJMP.

Существует два вида команды вызовы подпрограммы: LCALL и ACALL. Инструкция LCALL использует 16-битный адрес вызываемой подпрограммы. В данном случае подпрограмма может быть расположена в любом месте памяти программ. Инструкция ACALL использует 11-битный адрес подпрограммы. В этом случае вызываемая подпрограмма должна быть расположена в одном 2К-байтном блоке с инструкцией, следующей за ACALL. Оба варианта команды кладут на стек адрес следующей команды и загружают в программный счетчик PC соответствующее новое значение.

Подпрограмма завершается инструкцией RET, позволяющей вернуться на инструкцию, следующую за командой CALL. Эта инструкция снимает со стека адрес возврата и загружает его в программный счетчик PC. Инструкция RETI используется для возврата из подпрограмм обработки прерываний. Единственное отличие RETI от RET состоит в том, что RETI информирует систему о том, что обработка прерывания завершилась. Если в момент выполнения RETI нет других прерываний, то она идентична RET.

Инструкция DJNZ предназначена для управления циклами. Для выполнения цикла N раз надо загрузить в счетчик байт со значением N и закрыть тело цикла командой DJNZ, указывающей на начало цикла.

Команда CJNE сравнивает два своих операнда как беззнаковые целые и производит переход по указанному в ней адресу, если сравниваемые операнды не равны. Если первый операнд меньше, чем второй, то бит переноса CF устанавливается в «1».

Все команды в ассемблированном виде занимают 1, 2 или 3 байта.

Развитие микропроцессоров семейства MCS-51 — презентация на Slide-Share.ru 🎓

1

Первый слайд презентации: Развитие микропроцессоров семейства MCS-51

1 Развитие микропроцессоров семейства MCS-51 MCS-51 микропроцессоры для недорогих и сравнительно простых систем. Модификации MCS-51 расширение возможностей в управляющих системах MCS-5 2 (i 8052 ) полная программная и схемная совместимость с MCS-5 1 MSC-252 новая архитектура, программно совместимая с MSC-51 MCS-96 i 80C196 16-разрядные, быстродействующие большие интегральные микросхемы высокой степени интеграции, ориентированные на решение задач управления технологическими процессами в реальном масштабе времени.

Изображение слайда

2

Слайд 2: МИКРОКОНТРОЛЛЕРЫ INTEL MCS-96

2 МИКРОКОНТРОЛЛЕРЫ INTEL MCS-96 Процессор Тактовая частота до 20 МГц Регистровое запоминающее устройство — РОЗУ ( RRAM) – от 232 до 1000 8-разрядных регистров Отсутствует аккумулятор Память Внутренне ПЗУ от 8К до 32 К Внутреннее ОЗУ до 512 8-разрядных ячеек Контроллер памяти Дополнительное ОЗУ — CODE RAM, Суммарный объем памяти – до 1 Мб Дополнительные регистры специальных функций и таймеры Дополнительные порты ввода/вывода — до 8 портов, в.т.ч. 4-х разрядные Встроенные ЦАП/АЦП дополнительные регистры специализированные функции для обслуживания внешних устройств Прерывания Общее количество до 37 Новые типы прерываний, в т.ч. масочное Контроллер прерываний Расширенные возможности программирования на языках высокого уровня, новые устройства контроля функционирования

Изображение слайда

3

Слайд 3: ТЕСТИРОВАНИЕ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

3 ТЕСТИРОВАНИЕ МИКРОПРОЦЕССОРНЫХ СИСТЕМ Ошибки в работе микропроцессорных систем могут быть следствием как аппаратных причин, так и ошибок в программах работы МП устройств, не выявленных в ходе разработки системы Средства контроля состояния МП систем Автодиагностика — это комплекс программных диагностических средств, встроенных непосредственно в программное обеспечение МК. Тестирование статическими сигналами – анализ реакции системы на вводимую информацию Логические анализаторы – автоматическая проверка реакции системы на вводимый код Внутрисхемные эмуляторы – специальные устройства и программы, воспроизводящие свойства исследуемой системы. Сигнатурный анализ – специальные коды (сигнатуры), которыми характеризуется определенный узел или устройство системы

Изображение слайда

4

Слайд 4: ОБЕСПЕЧЕНИЕ ПОМЕХОЗАЩИЩЕННОСТИ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

4 ОБЕСПЕЧЕНИЕ ПОМЕХОЗАЩИЩЕННОСТИ МИКРОПРОЦЕССОРНЫХ СИСТЕМ Подавление помех по первичной питающей сети Раздельное электропитание силовых агрегатов и микропроцессорных систем Экранирование сетевых проводов и кабелей Сетевые фильтры Оптимальная конструкция блока питания

Изображение слайда

5

Слайд 5: ОБЕСПЕЧЕНИЕ ПОМЕХОЗАЩИЩЕННОСТИ МИКРОПРОЦЕССОРНЫХ СИСТЕМ

5 ОБЕСПЕЧЕНИЕ ПОМЕХОЗАЩИЩЕННОСТИ МИКРОПРОЦЕССОРНЫХ СИСТЕМ Правила заземления В электронных блоках всех устройств всегда имеются два типа шин «земли» — корпусная и схемная. Корпусная шина, подключенная к корпусу прибора, по правилам ТБ должна быть подключена к контуру заземления, проложенном в помещении. Схемная «земля» не должна соединяться с корпусной. Для присоединительных разъемов должна предусматриваться их изоляция от корпуса прибора. В МК измерительных системах существует также отдельная шины «земли» для аналоговых и цифровых сигналов. Внутрисхемное заземление должно быть различным для аналоговых и цифровых цепей. Точка сопряжения корпусной, аналоговой и цифровой земли определяется экспериментально. Ввод информационных сигналов в систему должен осуществляться либо экранированным кабелем, либо (лучше) экранированной витой парой с заземленным проводом.

Изображение слайда

6

Слайд 6: Микропроцессоры в системах управления техническими объектами

6 Микропроцессоры в системах управления техническими объектами ИП 1 Коммутатор АЦП МП ЗУ 4 3 2 ЦАП  В нешние сети и системы Микроконтроллер Объект Измерительно-управляющий прибор Рис.1.2. Структурная схема современного средства измерений Система электропитания ИМ – исполнительный механизм; ИП – измерительный преобразователь, 1– блок аналоговой информации, ЦАП – цифроаналоговый преобразователь, АЦП – аналого-цифровой преобразователь, МП – микропроцессор, ЗУ – запоминающее устройство, 2 — порты ввода/вывода, 3– устройства ввода информации, 4 – устройства отображения информации. ИМ

Изображение слайда

7

Слайд 7: Микропроцессоры в системах управления техническими объектами

7 Микропроцессоры в системах управления техническими объектами

Изображение слайда

8

Слайд 8: Микропроцессоры в системах управления техническими объектами

8 Микропроцессоры в системах управления техническими объектами Нижний уровень Верхний уровень  Объект управления  Д ИМ Д Д Д ИМ Многоуровневые системы Модульные измерительно-управляющие системы Универсальные измерительно-управляющие устройства и приборы Специализированные измерительные приборы, датчики и управляющие устройства Многоцелевые микроконтроллеры

Изображение слайда

9

Слайд 9: Модульная система L-card

9 Модульная система L-card Единый индексный формат данных : 32 битный формат содержит кроме данных также номер канала, номер модуля и служебную информацию, что облегчает программную обработку многоканальной информации. Специальный сигнальный процессор, работающий на тактовой частоте 600 МГц и доступный для программирования пользователю Гальваническая развязка любого модуля Два интерфейса для связи с компьютером — USB 2.0 ) и Fast Ethernet (протокол TCP/IP, 100 Мб)

Изображение слайда

10

Слайд 10: Микропроцессорные системы

10 Микропроцессорные системы

Изображение слайда

11

Слайд 11: Микропроцессоры в системах управления техническими объектами

11 Микропроцессоры в системах управления техническими объектами

Изображение слайда

12

Слайд 12: Микропроцессоры в системах управления техническими объектами

12 Микропроцессоры в системах управления техническими объектами Технология OPC — подключение оборудования к современным SCADA системам, поддерживающим стандарт OPC Позволяет считывать и записывать данные в память прибора, организовывать уведомление об обновлении данных. Работает в реальном времени с любыми SCADA системами, языками программирования Visual Basic, C++, Java, Delphi и т. д. и приложениями типа Мicrosoft Office

Изображение слайда

13

Последний слайд презентации: Развитие микропроцессоров семейства MCS-51

13

Изображение слайда

Принцип однокристального микрокомпьютера MCS-51 — Русские Блоги

1 Книги

«Принцип работы микроконтроллера MCS-51, проектирование и применение системы_12015401.pdf»
MCS-51 Основная технология Intel 8051
Микроконтроллер MSC-51 (самый простой и понятный учебник за всю историю) .pdf
«Новый MCS-51 MCU Application Design.pdf» —- хорошо

2 MCS-51 ПК указатель

ПК — это регистр внутри процессора микроконтроллера
всегда указывает на память программы и сохраняет адрес следующей инструкции, которая будет выполнена.
Значение после сброса 0x0000H

Регистры внутри процессора включают в себя:

После сброса MCS-51 (ПК) = 0000H,
Системная программа запускается с единицы 0000H. 0000H — это адрес сброса и начальный адрес системной программы.
Обычно в этом устройстве хранится команда абсолютного перехода, а программа инициализации и основная программа сохраняются с адреса перехода.

2 MCS-52, внутреннее ОЗУ

00H — 7FH (0–127) 128-байтовый блок RAM

80H —- FFH (128-255) блок 128-байтового блока памяти

80H —- FFH (128 — 255) регистр специальных функций SFR

В MCS-52 верхние 128 байтов адресов ОЗУ и блоков SFR перекрываются, но физически это два разных места.
При доступе в соответствии с различными инструкциями определите, осуществлять ли доступ к ОЗУ или SFR.
Access high 80H —- FFH RAM — это режим косвенной адресации.
Доступ к SFR является прямой адресацией.
Младшие 128 байтов ОЗУ можно использовать напрямую.

Из 128 байтов SFR только 26 байтов являются значимыми.

3 MSC-51 младший 128 байтов RAM раздел 00H — 7FH

Указатель SP регистра ЦП указывает на адрес ОЗУ 07H после сброса,
Если используется инструкция PUSH, данные будут сохранены в адресах памяти 07H, 08H, а затем вверх.

00H — 07H адреса ОЗУ — первая группа R0 — R7
08H — 0FH адреса ОЗУ — вторая группа R0 — R7
10H — 17H адреса ОЗУ — третья группа R0 — R7
18H — 1FH адреса ОЗУ — четвертая группа R0 — R7
R0 — R7 не являются теми же внутренними регистрами ЦП, что и ПК SP.

R0 — R7 называются областями рабочих регистров и находятся в оперативной памяти.

SFR должен находиться внутри процессора — это регистр специальной функции.

4 стека

Область оперативной памяти пользователя, адреса 30H-7FH, эти адреса могут быть адресованы только байтами.
При сбросе SP указывает на блок 07H. Когда пользователь использует стек, сначала должен быть установлен стек. Пользовательский стек обычно устанавливается в диапазоне 30H-7FH.
Чем больше значение SP, тем меньше размер стека.

Стек — это область, созданная в оперативной памяти, которая в основном предназначена для вызовов подпрограмм и операций прерывания.
Специальные функции: защита точек останова и защита сцены.
Будь то вызов подпрограммы или операция прерывания, вам нужно вернуться к основной программе.

Указатель стека SP является 8-битным регистром SFR, регистром специальной функции. Содержимое SP указывает на вершину стека во внутреннем блоке ОЗУ.
Может указывать на любое место во внутренней памяти 00H — 7FH.
При фактическом использовании лучше всего установить значение SP на 1FH или выше.

Работа стека, то есть операция указателя SP, реализуется инструкциями PUSH и POP в наборе команд.
Существует две операции: одна — стек данных (PUSH),
Другой — это стек данных (POP).

Вершина стека управляется автоматически SP. После каждой операции push-in или pop-up указатель стека SP автоматически регулируется, чтобы указывать верхнюю позицию стека.
Когда байт данных помещается в стек, SP автоматически увеличивается на 1.
После удаления одного байта данных из стека SP автоматически уменьшается на 1.
Эта структура стека микроконтроллера MCS-51 является стеком восходящего роста.

5 инструкция по эксплуатации стека

Однокристальная внутренняя память MCS-51, Last In First Out,
инструкция Push
Push direct
Функция состоит в том, чтобы сначала увеличить SP на 1, а затем поместить содержимое адреса, на который указывает непосредственно, в блок ОЗУ, на который указывает SP.
инструкция pop
POP direct
Содержимое ОЗУ, на которое указывает стек, помещается в адрес, на который указывает direct,
SP уменьшился на 1.

6 Инструкция возврата подпрограммы RET

RET
Когда указывает на инструкцию,
SP —-> PCH, затем SP-1 ——> SP
SP —-> PCL, затем SP-1 ——> SP
Функция состоит в том, чтобы выйти из верхних 8 и младших 8 байтов ПК из стека.
Уменьшите указатель стека на 2 и продолжите выполнение со значения ПК. Не влияет на знак.

6 Инструкция возврата подпрограммы RETI

Подобно RET, эта команда очищает состояние приоритета прерывания микроконтроллера, когда прерывание обслуживается.

7 Длинный звонок

8 прерывание

Источник прерывания отправляет запрос на обработку в ЦП.
ЦП активно приостанавливает выполнение программы и переключается на процедуру обработки прерываний.
Аппаратное обеспечение автоматически помещает адрес точки прерывания (значение ПК с 16-разрядным программным счетчиком) в стек.

Основным содержанием ответа на прерывание является то, что инструкция длинного вызова LCALL addr16 автоматически генерируется аппаратным обеспечением.
addr16 — это адрес вектора прерывания в памяти программы.
Например, для ответа на внешнее прерывание 1 инструкция длинного вызова имеет вид
LCALL 0013H。

После того, как инструкция LCALL сгенерирована, она непосредственно выполняется CPU.
Сначала содержимое ПК помещается в точку останова защиты стека, а затем адрес ввода прерывания загружается в ПК.

9 Типичная процедура обработки прерываний

4.3 Современные мк с архитектурой mcs-51

МК с архитектурой MCS-51 выпускают многие фирмы. ATMEL и другие выпускают МК с этой архитектурой и flash- памятью программ под маркировкой «89», например:

* – Iout – нагрузочная способность выходов в состоянии логического «0»

ISP – возможность программирования в системе

SPI – наличие интерфейса SPI

WD – сторожевой таймер

Boot Flash – наличие области Flash- памяти для размещения пользовательского монитора- загрузчика памяти

PCA – многорежимный программируемый таймер

Для решения задач, требующих повышенной производительности, фирма Phillips выпускает семейство 80C51XA. Это семейство совместимо с MCS-51 только по особенностям архитектуры и системы команд на уровне мнемонических обозначений. Основные отличия семейства 51XA:

• 16- разрядное АЛУ

• 24- разрядное пространство адресов памяти программ и данных (16 МБайт)

• расширенный набор команд и способов адресации

• аппаратная поддержка мультизадачности

• напряжение питания от 2,7 В

Архитектура 51XA обеспечивает увеличение производительности по сравнению с MCS-51 на два порядка.

Фирма Analog Devices выпускает МК типа ADC812 (2000 г.), названный однокристальной системой сбора данных и управления. Он построен на основе архитектуры MCS-51 и дополнительно содержит:

• 12- разрядный 8- канальный АЦП с каналом прямого доступа к памяти

• два 12- разрядных ЦАП

• встроенный источник опорного напряжения

• последовательные порты UART, I²C, SPI

• монитор напряжения питания

• сторожевой таймер

• внутреннюю Flash- память программ объемом 8 К, программируемую через последовательный порт UART

• внутреннюю энергонезависимую Flash- память данных объемом 640 байт

Микросхема выполнена в 52- выводном корпусе и может работать при напряжениях питания 3…5 В.

В целом, хотя МК с архитектурой MCS-51 уступают по производительности RISC- контроллерам, они находят широкое применение из-за наличия развитых инструментальных средств разработки, большого накопленного опыта разработки МП- систем на их основе, хорошего соотношения цена — качество.

5 Микроконтроллеры с risc- архитектурой

Анализ программ, выполняемых в системах на основе МК с расширенной системой команд (CISC- контроллеры), показал, что в 80 % случаев используется только 20 % команд. Следовательно, дешифратор команд, занимающий 75 % площади кристалла на CISC- МК, используется неэффективно. Архитектура RISC (Reduced Instruction Set Computing) использует сокращенный набор команд с единым форматом. Особенностью RISC- МК является то, что все команды выполняются за 1…3 такта синхрогенератора, а в CISC- МК – за 1…3 машинных цикла, каждый из которых состоит из нескольких тактов (для i80x51 – из 12 тактов). Поэтому RISC- МК имеют более высокую производительность. Но более полная система команд CISC в ряде случаев приводит к экономии времени выполнения отдельных фрагментов программы и к экономии памяти программ.

5.1 PIC- контроллеры

PIC— контроллеры (Peripheral Interface Controller – контроллеры периферийных интерфейсов) выпускаются фирмой MicroChip и являются типичными представителями RISC- процессоров. Система команд включает 33…35 команд, каждая команда занимает в памяти одно слово. Разрядность ПЗУ – от 12 до 16 (MicroChip анонсирует это значение как разрядность микроконтроллера). Время выполнения каждой команды (кроме команд разветвления) – один машинный цикл, занимающий 4 такта. Т.е. при частоте генератора 4 МГц время выполнения одной команды 1 мкс. Стек реализован аппаратно и имеет глубину 2, 8 или 16 ячеек. Ряд PIC- контроллеров содержит встроенные АЦП, иногда ЦАП или компаратор. Контроллеры имеют от одного до трех таймеров, сторожевой таймер, внутренний тактовый генератор, способный работать в различных режимах. Сторожевой таймер имеет независимый встроенный RC- генератор; номинальная выдержка сторожевого таймера (без предделителя 1/128) составляет 18 мс, с предделителем – около 2,3 с. Поддерживается режим низкого энергопотребления – SLEEP.

Микроконтроллеры PIC построены по гарвардской архитектуре с раздельными шинами и областями памяти и программ. Это увеличивает скорость обмена по сравнению с принстонской архитектурой, где команды и данные передаются по одной и той же шине. Разделение шин команд и данных позволяет увеличить разрядность команд по сравнению с разрядностью данных. Это обеспечивает простую, но эффективную систему однословных команд, с возможностью перекрытия по времени выборок команд и циклов выполнения (см. схемы работы микроконтроллера и выполнения микрокоманды).

Микроконтроллер использует прямую и косвенную адресацию всех регистров и ячеек памяти. Все специальные регистры также адресуются как память данных. Симметричная система команд позволяет выполнять любую операцию с любым регистром или ячейкой памяти, используя любой способ адресации.

Каждая команда представляет собой 14- разрядное слово. Система команд образована группами:

• Команды работы с байтами – арифметические, логические, пересылки

• Команды работы с битами – сброс/установка бита в регистре

• Команды работы с константами

• Команды передачи управления

Для выполнения всех команд АЛУ использует рабочий регистр W (Work), который не может быть прямо адресован.

Дополнительно PIC- контроллеры могут содержать АЦП, модуль ШИМ, модуль синхронного последовательного порта с интерфейсами SPI, I²C, USB. Микроконтроллер PIC поддерживает внутрисистемное программирование. PIC- контроллеры старших семейств имеют встроенный аппаратный умножитель, в них предусмотрена возможность выполнять программу из внешнего ПЗУ.

Каждый вывод порта обеспечивает выходной ток до 25 мА при условии, что ток по выводу V_SS не превысит 150 мА. Интервал рабочих температур -55…+125⁰С.

Входная тактовая частота делится на 4, из нее формируются четыре неперекрывающиеся тактовые последовательности Q1…Q4, образующие один машинный цикл. Счетчик команд инкрементируется в такте Q1, а команда считывается и защелкивается в регистре команд в такте Q4. Команда выполняется в следующем цикле. Т.е. во время выполнения команды РС считывается команда РС+1, процедуры выборки команды и выполнения совмещены. Эффективное время выполнения команды в потоке составляет 1 цикл, т.е. 4 такта. Если команда изменяет счетчик команд (например, CALL), то ее выполнение занимает 2 цикла – 8 тактов.

Алгоритм умножения 24-битных чисел на MCS-51

Я пытаюсь сделать программу на языке assembly для MCS-51 microcontroller с этой таблицей данных .

Он должен умножать 24-битные числа.

Может быть, я задаю глупый вопрос, но как бы я умножил столбец на 24 бита?

На приведенных ниже рисунках проиллюстрирован способ умножения 16-битных чисел. Как будет выглядеть схема умножения для 24-битных чисел?

A = a0 + (a1 * 256) + (a2 * 65536)
B = b0 + (b1 * 256) + (b2 * 65536)

A * B = (a0 + (a1 * 256) + (a2 * 65536)) * (b0 + (b1 * 256) + (b2 * 65536))
      = a0 * (b0 + (b1 * 256) + (b2 * 65536)) +
        a1 * 256 * (b0 + (b1 * 256) + (b2 * 65536)) +
        a2 * 65536 * (b0 + (b1 * 256) + (b2 * 65536))
      = a0 * b0         + a0 * b1 * 256      + a0 * b2 * 65536 +
        a1 * b0 * 256   + a1 * b1 * 65536    + a1 * b2 * 16777216 +
        a2 * b0 * 65536 + a2 * b1 * 16777216 + a2 * b2 * 4294967296
      = a0 * b0 +
        256 * (a0 * b1 + a1 * b0) +
        65536 * (a0 * b2 + a1 * b1 + a2 * b0) +
        16777216 * (a1 * b2 + a2 * b0) +
        4294967296 * (a2 * b2)