8-900-374-94-44
[email protected]
Slide Image
Меню

Алгоритм 8b 10b verilog: Digital Design — Expert Advise : Verilog code for 8b/10b encoder and decoder

Резюме Инженер разработчик/Программист FPGA, C/ Руководитель инженерной группы / Схемотехник /QA / FAE, Санкт-Петербург, по договоренности

Резюме № 7561201


Обновлено 17 мая

Инженер разработчик/Программист FPGA, C/ Руководитель инженерной группы / Схемотехник /QA / FAEБыл на этой неделе

По договорённости

40 лет (родился 29 июня 1982), не состоит в браке, детей нет

Санкт-Петербург, готов к переезду: Москва, Казань, готов к командировкам

Занятость

не указано

Гражданство

Россия

Добавить в избранное

Поделиться

Фото, имя и контакты доступны только авторизованным пользователям

Образование

    • Высшее образование
    • Дневная/Очная
    • 2005

    Санкт-Петербургский государственный электротехнический университет «ЛЭТИ» им. В.И. Ульянова (Ленина)

    Факультет: Радиотехнический (РТ)

    Специальность: Телевидение и Видеотехника (ТВ)

Обо мне

Профессиональные навыки:

FPGA, Quartus, Qsys, Platform Designer, Signal Tap, In System Memory Content Editor, ModelSim, Altium Disigner, Keil, Verilog, VHDL, C, ПЛИС Имею представление HTML, CSS, Linux, Bash, Shell, Python (CV2, OS, nympy, json, socket), FAE

Иностранные языки

  • Английский язык — технический
  • Немецкий язык — базовый

Водительские права

  • B — легковые авто

Добавить в избранное

Поделиться

Фото, имя и контакты доступны только авторизованным пользователям

Похожие резюмеВсе 231 похожее резюме

Обновлено 25 мая

Ведущий инженер по согласованию, руководитель группы, отдела110 000 ₽

Последнее место

работы

(

6 мес.

)Главный специалистНоябрь 2022 – работает сейчас

Показать контакты

Добавить в избранное

Обновлено 3 апреля

Руководитель группы, начальник участка, инженерз/п не указана

Последнее место

работы

(

4 года и 8 мес.

)Инженер по эксплуатации и ремонтуОктябрь 2018 – работает сейчас

Показать контакты

Добавить в избранное

Обновлено вчера

Инженер-программист60 000 ₽

Последнее место

работы

(

15 лет и 7 мес.

)ИнженерАпрель 2005 – ноябрь 2020

Показать контакты

Добавить в избранное

Обновлено 21 мая

Инженер-программист, информатик, разработчик ПО встраиваемых систем, системный инженер100 000 ₽

Последнее место

работы

(

8 лет и 8 мес.

)Инженер-программистОктябрь 2014 – работает сейчас

Показать контакты

Добавить в избранное

Обновлено 21 мая

Инженер-разработчик РЭС90 000 ₽

Последнее место

работы

(

2 года и 6 мес.

)Инженер-разработчик РЭАНоябрь 2020 – работает сейчас

Показать контакты

Добавить в избранное

Обновлено 26 мая

Инженер-программист контроллеров ARM STM3270 000 ₽

Последнее место

работы

(

10 лет и 4 мес.

)Ведущий специалист ИТОктябрь 2008 – февраль 2019

Показать контакты

Добавить в избранное

Обновлено 25 мая

Конструктор, инженер-технолог, программист ЧПУ по листовой обработке, авиатехник, начальник отдела148 000 ₽

Последнее место

работы

(

1 год и 7 мес.

)Инженер-технолог по кооперацииОктябрь 2021 – работает сейчас

Показать контакты

Добавить в избранное

Обновлено 25 мая

Инженер-программист 1С80 000 ₽

Последнее место

работы

(

6 лет и 12 мес.

)ИнженерИюнь 2016 – работает сейчас

Показать контакты

Добавить в избранное

Обновлено 5 мая

Инженер-программист250 000 ₽

Последнее место

работы

(

6 лет и 11 мес.

)Ведущий электроникИюль 2016 – работает сейчас

Показать контакты

Добавить в избранное

Обновлено 5 мая

Инженер-программистз/п не указана

Последнее место

работы

(

15 лет и 6 мес.

)Инженер по автоматизацииАвгуст 2005 – февраль 2021

Показать контакты

Добавить в избранное

Работа в Санкт-Петербурге / Резюме / IT, Интернет, связь, телеком / Разработка, программирование / Инженер-программист C/C++

Смотрите также резюме

  • Разработка, программирование

  • Административная работа, секретариат, АХО

  • Продажи

Мы используем cookies, чтобы улучшить сайт для вас.  Подробнее

Digital Design — Совет эксперта: код Verilog для кодировщика и декодера 8b/10b

Код Verilog для кодировщика и декодера 8b/10b

8b/10b используется в основном для восстановления тактовой частоты в последовательной связи. При таком кодировании последовательная линия всегда будет получать сбалансированный поток 0 и 1, что обеспечивает достаточное переключение уровней 0 и 1 на линии. Это называется балансировкой постоянного тока.
Использование этого кодирования приведет к 25% накладных расходов в потоке данных, то есть для передачи 80-бит вы фактически будете передавать 100-бит.

Чтобы понять кодирование/декодирование, настоятельно рекомендуется прочитать о « рабочем несоответствии «.

Обратите внимание, что в следующих таблицах для каждого входного байта A является младшим битом, а H — старшим. Выход получает два дополнительных бита, i и j. Биты передаются от младшего к старшему: a, b, c, d, e, i, f, g, h и j; т.

е. за кодом 5b/6b следует код 3b/4b. Это обеспечивает уникальность специальной битовой последовательности в кодах запятых.

Остаточное влияние на поток количества передаваемых нулевых и единичных бит сохраняется в виде текущего диспаратности (RD), а эффект нарастания уравновешивается выбором кодирования для следующих символов.

Код 5b/6b представляет собой парный код несоответствия, как и код 3b/4b. Каждое 6- или 4-битное кодовое слово либо имеет одинаковое количество нулей и единиц (несоответствие нулей), либо встречается в паре форм, в одной из которых на два нуля больше, чем единиц (четыре нуля и две единицы, или три нуля и на один соответственно) и один на два меньше. Когда используется 6- или 4-битный код, который имеет ненулевое несоответствие (количество единиц минус количество нулей, т. е. -2 или +2), выбор кодирования положительного или отрицательного несоответствия должен быть таким, который переключает бегущее несоответствие. Другими словами, чередуются ненулевые коды диспаратности.


Ниже приведен код для энкодера и декодера. Свяжитесь со мной для электронной копии кода RTL.

Детали реализации энкодера ->

Реализация будет основана на LUT, которую можно найти в Спецификации PCIe.

Описание контактов энкодера

Название

Тип

Описание

Клак

я

Часы энкодера. Этот вывод является основным тактовым сигналом энкодера. Все зарегистрированные входы и выходы энкодера основаны на росте этого Часы.

РСТН

я

Активный нижний сброс

Данные_in[7:0]

я

8-битный ввод данных

кчар

я

Вход управления

дисп_в

я

Текущий ввод несоответствия. Этот вывод обеспечивает энкодеру работающий диспарат перед кодированием текущих 8-битных данных на шине datain_8b.

0 — -ve несоответствие

1 — +ve несоответствие

data_out[9:0]

О

Вывод закодированных данных

дисп_выход

О

Текущий вывод диспаратности

ошибка

О

Запрошен недопустимый управляющий символ

Код Verilog для энкодера 8b/10b
————— Verilog Code Start —————-
WIP

————— Конец кода Verilog  —————-

Код Verilog для декодера 8b/10b
— ———— Начало кода Verilog —————-
WIP 

————— Код Verilog Конец —————-

Тестовый стенд для кода Verilog, созданный кодировщик и декодер.

Спасибо, что посетили Блог, поделитесь своими комментариями.

Ссылка — https://en.wikipedia.org/wiki/8b/10b_encoding

Новое сообщение Старый пост Главная

Подписаться на: Комментарии к сообщениям (Atom)

без названия

%PDF-1.7 % 100 0 объект >/OCGs[102 0 R]>>/PageLabels 94 0 R/Страницы 14 0 R/Тип/Каталог>> эндообъект 101 0 объект >/Шрифт>>>/Поля 106 0 R>> эндообъект 99 0 объект >поток приложение/pdf

  • без названия
  • 2011-10-29T15:32:35+08:002012-06-25T13:31:34+02:002012-06-25T13:31:34+02:00Acrobat Distiller 9.4.6 (Windows)uuid:648185a4-7564- 604f-a838-e6cbd6f092f9uuid:13525caa-48fb-9c4a-9a05-75f7f7c15440 конечный поток эндообъект 97 0 объект >
    эндообъект 94 0 объект > эндообъект 14 0 объект > эндообъект 1 0 объект >
    /ExtGState>/Font>/ProcSet[/PDF/Text/ImageC/ImageI]/XObject>>>/Type/Page>> эндообъект 16 0 объект >/Шрифт>/ProcSet[/PDF/Text/ImageB]/XObject>>>/Type/Page>> эндообъект 47 0 объект >/ExtGState>/Font>/ProcSet[/PDF/Text/ImageB/ImageC/ImageI]/XObject>>>/Type/Page>> эндообъект 146 0 объект >поток HWn7}_я.

    Добавить комментарий

    Ваш адрес email не будет опубликован. Обязательные поля помечены *