8-900-374-94-44
CPLD (англ. Complex Programmable Logic Device) — программируемая логическая интегральная схема (ПЛИС) в диапазоне сложности между микросхемами PAL (англ.) (Programmable Array Logic) и FPGA (англ. Field-Programmable Gate Array), сочетающая их архитектурные решения.
Основой CPLD является матрица макроячеек, в которой реализованы логические соединения вентилей или более сложные логические операции. Блоки макроячеек объединены программируемой коммутационной матрицей с последующим выходом на входы (выходы) схемы.[1]
Общие особенности технологий:
Главным отличием между большим CPLD и малым FPGA до недавних пор было наличие внутренней энергонезависимой конфигурационной памяти в CPLD. Это отличие становится уже не столь значимым, поскольку ряд последних моделей FPGA также включают такую внутреннюю память. Тем не менее, наличие такой внутренней энергонезависимой конфигурационной памяти, наряду с такой важной характеристой, как устойчивость показателей, делают CPLD незаменимыми для современных цифровых схем в качестве устройства для инициализации схемы, перед тем, как передать управление другим микросхемам, не обладающим такой способностью. В качестве примера можно привести использование CPLD для загрузки данных конфигурации FPGA из энергонезависимой памяти. CPLD можно назвать промежуточным этапом между устройствами PAL и FPGA, и, по мере развития технологии, различия между CPLD и FPGA продолжают размываться (например, иногда некоторые CPLD фирмы Intel называют FPGA). В то же время, сравнивая эти два семейства и учитывая развитие самих CPLD и их возможностей, такие их архитектурные преимущества, как цена, энергонезависимая конфигурация, макроячейки с предсказуемыми характеристиками параметров, меньшее энергопотребление, можно предположить, что CPLD будут иметь в обозримом будущем устойчивую нишу в задании начальных параметров цифровых схем, мобильной технологии, расширении числа входов/выходов для более сложных микросхем, предобработке сигналов (например, контроллер COM-порта, USB, VGA) и в других применениях.
dic.academic.ru
CPLD (англ. Complex Programmable Logic Device) — программируемая логическая интегральная схема (ПЛИС) в диапазоне сложности между микросхемами PAL (англ.) ( Programmable Array Logic) и FPGA (англ. Field-Programmable Gate Array), сочетающая их архитектурные решения.
Основой CPLD является матрица макроячеек, в которой реализованы логические соединения вентилей или более сложные логические операции. Блоки макроячеек объединены программируемой коммутационной матрицей с последующим выходом на входы (выходы) схемы[1].
В CPLD доступно достаточно большое количество логических вентилей — от нескольких тысяч до десятков тысяч, что позволяет реализовать сравнительно сложные устройства обработки данных (для PAL это — как максимум несколько сотен логических вентилей, в современных FPGA количество вентилей может достигать нескольких миллионов). При этом для FPGA возможно программирование более гибкой и сложной логики, чем простейшие выражения типа суммы произведений, вплоть до реализации как элементов цифровой обработки сигналов, цифровых фильтров, так и процессоров общего назначения (в отличие от CPLD, технология FPGA базируется на вентильных матрицах Look-up tables (LUTs))
В исходных вариантах CPLD маршрутизация ограничивала возможность подключения большинства логических блоков к их каналам ввода-вывода через внешние контакты, что не позволяло оптимально использовать внутреннюю память микросхем и реализовать многоуровневую логику. Для более новых семейств больших CPLD это ограничение уже не характерно.
Главным отличием между большими CPLD и малыми FPGA до недавних пор было наличие внутренней энергонезависимой конфигурационной памяти в CPLD. Это отличие становится уже не столь значимым, поскольку ряд последних моделей FPGA также включают такую внутреннюю память. Тем не менее, наличие такой внутренней энергонезависимой конфигурационной памяти, наряду с такой важной характеристой, как устойчивость показателей, делают CPLD незаменимыми для современных цифровых схем в качестве устройства для инициализации схемы, перед тем, как передать управление другим микросхемам, не обладающим такой способностью. В качестве примера можно привести использование CPLD для загрузки данных конфигурации FPGA из энергонезависимой памяти.
По мере развития технологии, различия между CPLD и FPGA продолжают размываться (например, иногда некоторые CPLD фирмы Intel называют FPGA). В то же время, сравнивая эти два семейства и учитывая развитие самих CPLD и их возможностей, такие их архитектурные преимущества, как цена, энергонезависимая конфигурация, макроячейки с предсказуемыми характеристиками параметров, меньшее энергопотребление, можно предположить, что CPLD будут иметь в обозримом будущем устойчивую нишу в задании начальных параметров цифровых схем, мобильной технологии, расширении числа входов/выходов для более сложных микросхем, предобработке сигналов (например, контроллер COM-порта, USB, VGA) и в других применениях[1][3][4][5].
wiki.sc
Технология устройств CPLD (complex programmable logic device) — технология программируемых логических устройств со сложностью, занимающей диапазон примерно между PAL (Programmable Array Logic) и FPGA (Field-programmable gate array), и с сочетанием их архитектурных особенностей.
Собственно говоря, термин ПЛИС (программируемые логические интегральные схемы) является переводом именно слов CPLD (complex programmable logic device). Несмотря на это, в отечественной схемотехнике к ПЛИСам относят также и устройства FPGA.
CPLD состоят из блоков логических вентилей, объединенных программируемой коммутационной матрицей. Современные CPLD, как правило, являются электрически перепрограммируемыми и сохраняют логическую структуру после отключения питания. Отсюда понятно, что FPGA даже в некотором смысле являются более «программируемыми», чем CPLD.
Общие особенности технологии CPLD с PAL:
Особенности, общие у CPLD с FPGA:
Наиболее значимым различием между большим CPLD и маленьким FPGA до недавних пор было присутствие энергонезависимой конфигурационной памяти на чипе в CPLD. Это различие быстро становится неактуальным: ряд последних моделей FPGA также имеют модификации с энергонезависимой конфигурационной памятью. Тем не менее, ресурс перепрограммирования у последних изначально рассчитан на большее количество перезаписи, чем у CPLD (характерное количество циклов перепрограммирования у CPLD выражается десятками тысяч раз, чего явно недостаточно для устройств FPGA).
Такая важная характеристика CPLD, как устойчивость показателей, делает CPLD основными устройствами для современных цифровых технологий, чтобы исполнить ‘загрузчик начальной загрузки’ перед передачей управления на другие устройства, не имеющие эту способность. Хороший пример — то, где CPLD используется, чтобы загрузить данные конфигурации для FPGA от энергонезависимой памяти.
По мере развития CPLD и FPGA стали более условными различия между этими двумя типами устройств (например, иногда некоторые CPLD INTEL называют FPGA), и они продолжают размываться. В то время как эта тенденция, как может показаться, делает более трудным сохранить обособленность терминов, такие архитектурные преимущества CPLD, как дешевая, энергонезависимая конфигурация, и макроячейки с предсказуемыми характеристиками параметров синхронизации, будут, вероятно, достаточно серьёзны для того, чтобы разделение этих изделий по типам оставалось в обозримом будущем.
Такие CPLD как Xilinx CoolRunner серии также требуют чрезвычайно низкие объемы энергии и очень недороги, что делает их идеальными для портативных устройств, таких, как мобильные телефоны и другие цифровые карманные «помощники».
© Лаборатория Параллельных информационных технологий НИВЦ МГУ
parallel.ru
Программи́руемая логи́ческая интегра́льная схе́ма (ПЛИС, англ. programmable logic device, PLD) — электронный компонент, используемый для создания цифровых интегральных схем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования (проектирования). Для программирования используются программаторы и отладочные среды, позволяющие задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры: Verilog, VHDL, AHDL и др. Альтернативой ПЛИС являются: программируемые логические контроллеры (ПЛК), базовые матричные кристаллы (БМК), требующие заводского производственного процесса для программирования; ASIC — специализированные заказные большие интегральные схемы(БИС), которые при мелкосерийном и единичном производстве существенно дороже; специализированные компьютеры, процессоры (например, цифровой сигнальный процессор) или микроконтроллеры, которые из-за программного способа реализации алгоритмов в работе медленнее ПЛИС.
Некоторые производители ПЛИС предлагают программные процессоры для своих ПЛИС, которые могут быть модифицированы под конкретную задачу, а затем встроены в ПЛИС. Тем самым обеспечивается уменьшение места на печатной плате и упрощение проектирования самой ПЛИС, за счёт быстродействия.
ПЛИС широко используется для построения различных по сложности и по возможностям цифровых устройств.
Это приложения, где необходимо большое количество портов ввода-вывода (бывают ПЛИС с более чем 1000 выводов («пинов»)), цифровая обработка сигнала (ЦОС), цифровая видеоаудиоаппаратура, высокоскоростная передача данных, криптография, проектирование и прототипирование ASIC, в качестве мостов (коммутаторов) между системами с различной логикой и напряжением питания, реализация нейрочипов, моделирование квантовых вычислений.
В современных периферийных и основных компьютерных устройствах платы расширения в системе Plug and Play имеют специальную микросхему — ПЛИС, которая позволяет плате сообщать свой идентификатор и список требуемых и поддерживаемых ресурсов.
В 1970 году компания Texas Instruments разработала маскируемые (программируемые с помощью маски, англ. mask-programmable) ИС основанные на ассоциативном ПЗУ (ROAM) фирмы IBM. Эта микросхема, TMS2000, программировалась чередованием металлических слоёв в процессе производства ИС. TMS2000 имела до 17 входов и 18 выходов с 8-ю JK-триггерами в качестве памяти. Для этих устройств компания TI ввела термин Programmable Logic Array(PLA) — программируемая логическая матрица.
Основная статья: PAL (ПЛИС)
PAL (англ. Programmable Array Logic) — программируемый массив (матрица) логики. В СССР PLA и PLM не различались и обозначились как ПЛМ. Разница между ними состоит в доступности программирования внутренней структуры (матриц) ПЛМ.
Основная статья: GAL
CPLD (англ. complex programmable logic device — сложные программируемые логические устройства) содержат относительно крупные программируемые логические блоки — макроячейки, соединённые с внешними выводами и внутренними шинами. Функциональность CPLD кодируется в энергонезависимой памяти, поэтому нет необходимости их перепрограммировать при включении. Может применяться для расширения числа входов/выходов рядом с большими кристаллами, или для предобработки сигналов (например, контроллер COM-порта, USB, VGA).
FPGA (англ. field-programmable gate array) содержат блоки умножения-суммирования, которые широко применяются при обработке сигналов (DSP), а также логические элементы (как правило, на базе таблиц перекодировки — таблиц истинности) и их блоки коммутации. FPGA обычно используются для обработки сигналов, имеют больше логических элементов и более гибкую архитектуру, чем CPLD. Программа для FPGA хранится в распределённой памяти, которая может быть выполнена как на основе энергозависимых ячеек статического ОЗУ (подобные микросхемы производят, например, фирмы Xilinx и Altera) — в этом случае программа не сохраняется при исчезновении электропитания микросхемы, так и на основе энергонезависимых ячеек Flash-памяти или перемычек antifuse (такие микросхемы производит фирма Actel и Lattice Semiconductor) — в этих случаях программа сохраняется при исчезновении электропитания. Если программа хранится в энергозависимой памяти, то при каждом включении питания микросхемы необходимо заново конфигурировать её при помощи начального загрузчика, который может быть встроен и в саму FPGA. Альтернативой ПЛИС FPGA являются более медленные цифровые процессоры обработки сигналов. FPGA применяются также, как ускорители универсальных процессоров в суперкомпьютерах (например: Cray — XD1, SGI — Проект RASC).
dic.academic.ru
Antifuse технология — способ создания PROM-памяти. Довольно часто применяется для создания ПЛИС-микросхем, предназначенных для применения в тяжелых природных условиях — при больших перепадах температур или радиации.
Argus — ассемблер реконфигурируемых вычислительных систем. Разработка НИИ МВС ЮФУ.
ASIC (Application-Specific Integrated Circuit) — интегральная схема, выполненная на заказ для решения конкретной задачи. Способна выполнять ограниченный набор функций, однако эффективность реализации этих функций обычно очень высока. Является своего рода конкурентом ПЛИС-микросхем, поскольку и те, и другие обычно используются для высокоэффективного решения небольшого круга задач.
CLB (Configurable Logic Blocks) — программируемый логический блок, часть FPGA-устройства, предназначенная для программирования некоторой функции или её части. Может быть использован для других целей, например, в качестве памяти.
Colamo — язык структурно-процедурного программирования высокого уровня реконфигурируемых вычислительных систем. Разработка НИИ МВС ЮФУ.
CPLD/SPLD (Complex/Simple Programmable Logic Device) — разновидность ПЛИС, содержащая относительно крупные программируемые логические блоки — макроячейки (англ. macrocells), соединённые с внешними выводами и внутренними шинами. Функциональность CPLD кодируется в энергонезависимой памяти, поэтому нет необходимости их перепрограммировать при включении.
DSP (Digital Signal Processing) — цифровая обработка сигналов (ЦОС), также может обозначать цифровой сигнальный процессор, который выполняет ЦОС. ЦОС является одной из наиболее распространенных задач, для решения которых применяются ПЛИС-микросхемы.
EEPROM (Electrically Erasable Programmable Read-Only Memory) — тип полупроводниковой энергонезависимой памяти, содержимое которой может быть многократно электрически запрограммировано пользователем. Стирание содержимого производится электрически. Значительная часть современных ПЛИС-микросхем построена с использованием технологии EEPROM, а её модификация лежит в основе Flash-памяти.
EPROM (Erasable Programmable Read-Only Memory) — тип полупроводниковой энергонезависимой памяти, содержимое которых может быть многократно электрически запрограммировано пользователем. Содержимое может быть стёрто с помощью внешнего ультрафиолетового излучения, попадающего на кристалл через кварцевое окно в корпусе микросхемы. В среднем для стирания информации требовалось порядка 20-30 минут.
Embedded processing — вычисления, проводимые в рамках встраиваемой системы. Наряду с ЦОС, для таких вычислений часто применяют ПЛИС-микросхемы. Встраиваемой системой (ВС) называется компьютерная система, которая является частью некоторого устройства или другой системы. Характерными чертами ВС являются небольшие размеры и энергопотребление. Обычно ВС предназначена для решения узкого класса задач. ВС используются во многих мобильных устройствах, таких как автомобили, спутники, мобильные телефоны, часы и т.д.
FPGA (Field-Programmable Gate Array) — разновидность ПЛИС, содержащая логические элементы и блоки коммутации. Программа для FPGA хранится в распределённой оперативной памяти микросхемы, поэтому требуется начальный загрузчик.
FPSC (Field Programmable System Chip) — устройство, представляющее собой объединение на одном кристалле FPGA и встроенного ASIC-ядра. На данный момент основным производителем устройств данного типа является компания Lattice Semiconductor.
GAL (Generic Array Logic) — патентованное название устройств PAL компании Lattice Semiconductor, которые представляют собой их более сложные электрически стираемые КМОП-разновидности.
IP-ядро (Intellectual Property core) — логический блок или блок данных, используемый в ПЛИС- и ASIC-микросхемах, который реализует некоторую законченную функциональность. IP-ядро представляет собой программную или аппаратную реализацию некоторого компонента системы, например, центрального процессорного устройства, Ethernet-контроллера или PCI-интерфейса.
LUT (LookUp Table, LUT-таблица) — таблица соответствия, с помощью которой реализуется логический блок в FPGA-микросхемах. Группа поступающих сигналов (соответствующих входным переменным функции, реализуемой данной таблицей) используется в качестве индекса в таблице соответствия и однозначным образом определяют некоторое выходное значение.
LVDS (Low Voltage Differential Signaling) — передача информации дифференциальными сигналами малых напряжений. Это направление передачи данных использует очень малые перепады дифференциального напряжения (до 350 мВ) на двух линиях печатной платы или сбалансированного кабеля. Малые перепады уровня и токовый режим выхода передатчика обеспечивают малый уровень шума и очень малую потребляемую мощность во всём диапазоне скоростей передачи. Технология LVDS отражена в двух стандартах:
PAL (Programmable Array Logic) — программируемые логические устройства наподобие ППЗУ. Однако, в отличие от последних, в данных устройствах массив элементов И является программируемым, а массив ИЛИ — нет.
PLA (Programmable Logic Array) — программируемые логические устройства наподобие ППЗУ. Однако, в отличие от последних, в данных устройствах оба массива элементов И и ИЛИ являются программируемыми.
PLD (Programmable Logic Device) — программируемые логические устройства, которые реализуют функции, необходимые для решения поставленных задач, в виде совершенной дизъюнктивной нормальной формы (совершенной ДНФ).
PROM (Programmable Read-Only Memory) — тип полупроводниковой энергонезависимой памяти, содержимое которой может быть однократно электрически запрограммировано пользователем. Такое устройство, поступившее от производителя, изначально находится в незапрограммированном состоянии, и перед его использованием пользователь может один раз провести его настройку под нужную ему задачу. Однако после этого архитектура микросхемы не может быть изменена. Память такого типа иногда применяется в ПЛИС-микросхемах.
SRAM (Static Random Access Memory) — полупроводниковое устройство оперативной памяти с произвольным доступом. SRAM-память является энергозависимой, поскольку при отключении питания данные теряются. Однако при наличии питания значение, записанное в ячейку такой памяти, будет находиться там до тех пор, пока на его место не будут записаны другие данные, поэтому такая память называется статической. SRAM-память часто применяется в FPGA-микросхемах.
ULA (Uncommitted Logic Array) — нескоммутированная вентильная матрица. Такое название носили первые вентильные матрицы на КМОП-технологии, которые стали появляться в середине 70-х годов.
Verilog — это язык описания аппаратуры, используемый для описания и моделирования электронных систем. Этот язык (также известный как Verilog HDL) позволяет осуществить проектирование, верификацию и реализацию (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции. Разработчики Verilog сделали его синтаксис очень похожим на синтаксис языка C, что упрощает его освоение. Verilog имеет препроцессор, очень похожий на препроцессор языка C, и основные управляющие конструкции «if», «while» также подобны одноимённым конструкциям языка C. Соглашения по форматированию вывода также очень похожи.
VHDL (Very high speed integrated circuits Hardware Description Language) — язык описания аппаратуры высокоскоростных интегральных схем. VHDL является базовым языком при разработке аппаратуры современных вычислительных систем.
Базовый модуль — структурная единица многопроцессорной системы, которая конструктивно представляет собой многослойную печатную плату, содержащую несколько программируемых логических интегральных схем (ПЛИС). Наращивание вычислительной мощности системы осуществляется за счет соединения нескольких базовых модулей между собой.
Вентильная матрица — заказная специализированная микросхема (ASIC), которая представляет собой массив изготовленных заводским способом несоединенных между собой компонентов (транзисторов и резисторов), организованных в группы, называемые базисными ячейками. Разработчику предоставляется набор доступных базисных ячеек, с помощью которого он описывает функции устройства, указывая соединение ячеек между собой. Затем на основе полученных результатов изготавливаются фотошаблоны для реализации связей в вентильных матрицах.
КРП (контроллер распределённой памяти) — управляющий элемент секции макропамяти базового модуля ПЛИС. Система команд КРП в сочетании с возможностями коммутационного элемента секции макропамяти обеспечивает возможность организации процедур доступа чипов ПЛИС к информационным массивам, расположенным в распределенной памяти базового модуля ПЛИС. Как видно по наличию системы команд, КРП должен иметь свою управляющую программу, согласованную с управляющей программой чипов ПЛИС базового модуля.
МНМС (Модульно-Наращиваемые Многопроцессорные Системы) — вычислительные системы, обеспечивающие пользователю возможности динамического программирования архитектуры под структуру решаемой задачи. МНМС включает в себя реконфигурируемый вычислитель, состоящий из нескольких базовых модулей, и хост-машину. Каждый базовый модуль представляет собой многопроцессорную вычислительную систему со структурно-процедурной организацией вычислений. Базовые модули строятся на основе ПЛИС-технологий и по тем же архитектурным принципам, что и система в целом.
ПЛИС (Программируемая Логическая Интегральная Схема) — электронный компонент, используемый для создания цифровых интегральных схем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования.
ПЛМ (Программируемая Логическая Матрица) — устройства, которые реализуют функции из И и ИЛИ массивов, оба из которых программируемы.
ППЗУ (Программируемое Постоянное Запоминающее Устройство) — программируемое логическое устройство, в котором любая функция реализуется в виде ДНФ (Дизъюнктивной Нормальной Формы). ППЗУ состоит из фиксированного массива логических функций И, подсоединенного к программируемому массиву логических функций ИЛИ. Входы устройства подаются сразу на вход массиву И, а выходы с массива ИЛИ являются выходами самого устройства. Обычно термин ППЗУ относится к устройствам PROM-памяти.
РВС (Реконфигурируемые Вычислительные Системы) — вычислители, обладающие возможностью изменения (реконфигурации) архитектуры информационных связей между процессорами для отображения графов алгоритмов с различной топологией.
Трансивер — устройство для приёма и передачи сигнала, часто используемое для соединения ПЛИС-микросхем с внешними устройствами, которое обеспечивает высокую пропускную способность до 10 Гбит/сек.
Элементарный процессор (ЭП) — функциональное устройство, обладающее системой команд и выполняющее операции над данными. Фактически ЭП — это АЛУ с входным и выходными буферами, небольшой внутренней памятью для хранения констант, системами управления и коммутации. ЭП выполняет арифметические операции над потоками приходящих на его входы данных, результат которых передается на один или несколько выходов ЭП.
© Лаборатория Параллельных информационных технологий НИВЦ МГУ
parallel.ru
Кроме самой CPLD DD1 на ней установлены LDO стабилизатор DD3 и драйвер кварцевого генератора DD2. Для установки кварцевого резонатора предусмотрена панелька J3. По даташиту для генератора гарантируются частоты 15 кГц — 28 МГц при выходном токе до 24 мА.
Предусмотрено быстрое соединение входов тактирования CPLD (GCLK1 и GCLK2) и выхода кварцевого генератора (QCLK) джамперами J4, J5.
Для программирования на плате имеется разьем JTAG интерфейса J2.
Расположение внешних выводов J1 соответствует корпусу DIP-40. Выведены (здесь нумерация по DIP-40, шелкография по TQFP44) все 34 I/O вывода, имеющиеся в корпусе TQFP44. Выведены также по паре выводов GND (1, 40) и VIN (20, 21). Еще по выводу занимают выход стабилизатора VCC (19) и выход тактового генератора QCLK (39).
Нагрузочная способность стабилизатора меньше возможной нагрузочной способности всех выводов ПЛИС, поэтому выход VCC может служить и входом для внешнего стабилизатора. Входы VIN при этом следует оставить незадействованными.
Приложены:
CPLD.zip — печатка в lay6;
circuit.png — увеличенная схема;
Update 21.02.2015
Часть 1, умощнение стабилизатора:
Небольшое добавление к схеме стабилизатора питания. Связано оно с тем, что примененный LDO стабилизатор NCP551 имеет нагрузочную способность всего 150 мА. Если CPLD выполняет чисто логические функции этого обычно хватает. Но может не хватить при сильноточной нагрузке.
Стабилизатор можно усилить внешним PNP транзистором. Тогда нагрузочная способность будет равна максимальному коллекторному току транзистора.
Схема взята из даташита стабилизатора и особенностей не имеет. Максимальный коллекторный ток транзистора MMBT4403 равен 500 мА.
Немного о выборе сопротивления резистора R3. При малом токе потребления, падения напряжения на резисторе недостаточно для открытия транзистора и транзистор закрыт. Весь ток течет через стабилизатор. При увеличении тока падение напряжения увеличивается, и в какой то момент начинает приоткрываться транзистор. Сопротивление резистора R3 должно быть таким, чтобы транзистор начинал открываться при токе ~ 90 мА. Напряжение открывания транзистора можно узнать из даташита.
Для расчета сопротивления R3 применяется формула Ома для участка цепи:
R3 = U_BE / I_R3, где
Приложено:
CPLD_Power.zip — доработанная печатка в lay6.
Часть 2, упрощение печатной платы:
Первоначальный вариант печатки получился двусторонним, с большим количеством переходных металлизированных отверстий. Изготовить ее в домашних условиях проблематично. Поэтому был разработан упрощенный вариант.
Все детали расположены со стороны проводников, с обратной только шесть перемычек. К сожалению из-за наклонного размещения микросхемы, не удалось уложиться в габариты DIP-40, плата на 2,54 мм шире.
Также пришлось отказаться от выделенного JTAG разьема J2, теперь программировать CPLD нужно через контакты краевого разьема J1.
Быстрое соединение входа тактирования CPLD и выхода кварцевого генератора джампером осталось только одно, для входа GCLK2 (J4).
Стабилизатор сразу умощнен транзистором.
Приложено:
CPLD_NEW.zip — упрощенная печатка в lay6.
we.easyelectronics.ru
Основой CPLD является матрица макроячеек, в которой реализованы логические соединения вентилей или более сложные логические операции Блоки макроячеек объединены программируемой коммутационной матрицей с последующим выходом на входы выходы схемы1
В CPLD доступно достаточно большое количество логических вентилей — от нескольких тысяч до десятков тысяч, что позволяет реализовать сравнительно сложные устройства обработки данных для PAL это — как максимум несколько сотен логических вентилей, в современных FPGA количество вентилей может достигать нескольких миллионов При этом для FPGA возможно программирование более гибкой и сложной логики, чем простейшие выражения типа суммы произведений, вплоть до реализации как элементов цифровой обработки сигналов, цифровых фильтров, так и процессоров общего назначения в отличие от CPLD, технология FPGA базируется на вентильных матрицах Look-up tables LUTs12
В исходных вариантах CPLD маршрутизация ограничивала возможность подключения большинства логических блоков к их каналам ввода-вывода через внешние контакты, что не позволяло оптимально использовать внутреннюю память микросхем и реализовать многоуровневую логику Для более новых семейств больших CPLD это ограничение уже не характерно
Главным отличием между большими CPLD и малыми FPGA до недавних пор было наличие внутренней энергонезависимой конфигурационной памяти в CPLD Это отличие становится уже не столь значимым, поскольку ряд последних моделей FPGA также включают такую внутреннюю память Тем не менее, наличие такой внутренней энергонезависимой конфигурационной памяти, наряду с такой важной характеристой, как устойчивость показателей, делают CPLD незаменимыми для современных цифровых схем в качестве устройства для инициализации схемы, перед тем, как передать управление другим микросхемам, не обладающим такой способностью В качестве примера можно привести использование CPLD для загрузки данных конфигурации FPGA из энергонезависимой памяти
По мере развития технологии, различия между CPLD и FPGA продолжают размываться например, иногда некоторые CPLD фирмы Intel называют FPGA В то же время, сравнивая эти два семейства и учитывая развитие самих CPLD и их возможностей, такие их архитектурные преимущества, как цена, энергонезависимая конфигурация, макроячейки с предсказуемыми характеристиками параметров, меньшее энергопотребление, можно предположить, что CPLD будут иметь в обозримом будущем устойчивую нишу в задании начальных параметров цифровых схем, мобильной технологии, расширении числа входов/выходов для более сложных микросхем, предобработке сигналов например, контроллер COM-порта, USB, VGA и в других применениях13 45
Основные производители CPLD: Altera, Atmel, Cypress Semiconductor англ, Lattice Semiconductor, Xilinx
cpld, cpld architecture, cpld development board, cpld programmer, cpld programming, cpld stand for, cpld tutorial, cpld vs fpga, cpld wiki, www.cpldistribution.co.uk
CPLD
CPLD
CPLD Вы просматриваете субъект
CPLD что, CPLD кто, CPLD описание
There are excerpts from wikipedia on this article and video
www.turkaramamotoru.com